IC-Entwurf (EICE)Lerninhalte:
Einführung(Integrationsdichte, Technologien, Packaging, IC-Typen, CAE-Hilfsmittel); Vergleich von Hardware-Methoden und Software-Methoden; Layout-Design (Vollkunden-IC, Gate-Array, Standardzellen, Makrozellen); Zellenbibiliothek des Instituts für Mikroelektronik Stuttgart (IMS); Schaltungsverifikation (Simulationsebenen); VHDL und VHDL-AMS; Prüffreundlicher Entwurf (Fehlermodelle; sensibler Pfad, Prüfbus, Selbsttest); IC-Entwurf mit Mentor-Graphics (Gruppenübungen an CAE-Workstations). Exkursion zum IMS (Design, Fertigung und Test von Chips in Kleinserien).
|
